Fokus auf High Performance Computing (HPC): TSMCs N4X-Prozess ist kompromisslos, selbst 1.000-Watt-Chips werden unterstützt.
TSMC hat den N4X vorgestellt, einen neuen Fertigungsprozess für besonders leistungsfähige HPC-Designs, also Server und Supercomputer. Es ist das erste mit einem X-Suffix gekennzeichnete Verfahren, kommende sollen folgen. N4X ist so ausgelegt, dass primär Performance-relevante Metriken skalieren, wohingegen die (Flächen)effizienz bewusst kaum eine Rolle spielt.
Laut Hersteller soll der Node verglichen zu N5 eine um 15 Prozent höhere Leistung erreichen, verglichen zu N4P sollen es immerhin noch 4 Prozent sein. Die Werte gelten bei 1,2 Volt normierter Versorgungspannung, wobei TSMC hinzufügt, dass zugunsten der Transistor-Performance die Leckströme leicht stiegen. Überdies kann N4X weiter als 1,2 Volt skalieren - sofern nötig.
Weitere Optimierungen betreffen die Metal-Layer im Backend-of-Line, mit denen die Transistoren verschaltet werden. Hier sieht TSMC geringere Widerstände und das in Kauf nehmen parasitärer Effekte vor, um das Produkt auf höhere Spannungen sowie Taktraten und eine größere Die-Area zu optimieren. Letzteres kostet zwar mehr wertvolle Wafer-Fläche, verbessert aber die Wärmeabgabe.
Extra-Performance auf Wusch
Hinzu kommt optional eine sehr robuste Spannungsversorgung durch spezielle MIM-Kondensatoren, womit der Spannungsabfall unter hoher Last - der sogenannte Vdroop - minimiert und die Performance um weitere 2 bis 3 Prozent gesteigert wird. N4X nutzt dieselben Designregeln wie N5, was das Entwickeln entsprechender Produkte vereinfacht.
Viele Kunden im HPC-Segment haben in den vergangenen Jahren die Die-Fläche bis an das Reticle-Limit der ASML-Scanner getrieben, Chips mit über 600 mm² sind keine Seltenheit und selbst doppelte Belichtung mit Stichting ist eine gängige Methode. Auch die thermische Verlustleistung ist deutlich höher als noch vor einigen Jahren, so braucht Nvidias A100 als SXM4-Variante immerhin 400 Watt und so manche HPC-Prozessoren wie AMDs Epyc 7003 oder Intels Ice Lake SP benötigen 280 respektive 270 Watt.
Die Risk-Production von N4X soll TSMC zufolge in der ersten Jahreshälfte 2023 starten, die Serienfertigung folgt üblicherweise einige Monate später. Produkte mit dem Node dürften daher frühestens 2024 auf den Markt kommen.
Halbleiterfertigung: TSMCs N4X ist für HPC-Design ausgelegt - Golem.de - Golem.de
Read More
No comments:
Post a Comment